PWQ（Process Window Qualification，工艺窗口验证）概念简介

先进制程最怕的不是做不出来，而是“偶尔做不出来”：PWQ到底在查什么？
很多人第一次接触光刻，会产生一种很自然的理解：只要找到一组最合适的曝光参数，把晶圆上的图形做得足够漂亮，工艺开发就算成功了。但在真正的半导体制造中，这恰恰只是开始。因为量产线不是实验室里的“完美瞬间”。晶圆表面存在起伏，胶膜厚度会波动，曝光剂量会有偏差，设备状态会随时间漂移，同一套版图里又同时存在密集线、孤立线、线端、拐角、接触孔等大量不同结构。一个在“最佳点”上表现完美的图形，只要焦距稍微变化，就可能发生桥连；另一类图形则可能因为剂量轻微降低而断线。于是，光刻工程真正需要回答的问题并不是：“我能不能把它做出来？”而是：“参数偏离最佳状态以后，它还能不能稳定做出来？”这正是PWQ（Process Window Qualification，工艺窗口资格验证/工艺窗口验证）存在的意义。需要说明的是，本文讨论的是光刻、图形化及晶圆缺陷检测领域中的PWQ。早期技术文献中，PWQ被明确描述为KLA-Tencor体系中的专利化方法；随着相关方法不断发展，“通过调制工艺条件、检查晶圆图形并寻找限制工艺窗口的弱点”这一思想已经成为先进光刻工艺开发和验证的重要组成部分。12英寸硅晶圆表面，图源：Wikimedia Commons；作者：2x910；许可：CC BY-SA 4.0

01PWQ在“Qualify”什么？
想理解PWQ，先要理解一个半导体制造中极重要的概念——Process Window（工艺窗口）。假设某一层光刻工艺有两个关键变量：Focus（焦距/焦点偏移）和Exposure Dose（曝光剂量）。如果把横轴设为曝光剂量，纵轴设为焦距，那么并不是只有某一个坐标才能把图形做出来，而往往会存在一片区域：只要Focus和Dose落在这片区域内，CD（Critical Dimension，关键尺寸）、图形轮廓以及缺陷表现等关键指标仍然能够满足工艺要求。这片“允许工艺波动而产品仍合格”的区域，就是工艺窗口。问题在于，一颗真正的芯片可能包含数十亿甚至更多图形元素。某个普通结构的窗口很宽，并不能证明整个芯片的窗口也很宽。真正决定量产能力的，往往是极少数最脆弱的Pattern（图形结构）。换句话说：整个芯片的工艺窗口，不取决于“平均图形有多健康”，而可能取决于“最难打印的那几个角落能撑多久”。PWQ要做的，就是有意识地把曝光条件向工艺窗口边缘推动，再观察哪些图形首先失败。因此，PWQ更像一次“压力测试”。银行压力测试不会只问正常年份能不能赚钱，而要问经济恶化以后还能不能扛住；PWQ也不会满足于最佳Focus、最佳Dose下晶圆看起来很好，而是要主动制造偏焦、过曝、欠曝等条件，看设计中的薄弱结构什么时候暴露出来。KLA公开专利对PWQ的描述也非常直接：通过制造经过Focus/Exposure等条件调制的样品，检查设计能否被可靠制造、是否存在Critical Hotspot（关键热点），并帮助确定光刻工艺的合适参数。晶圆Die分布示意图，图源：Wikimedia Commons；作者：Moxfyre；许可：CC BY-SA 3.0

02把Focus和Dose“铺成一张地图”：PWQ为什么离不开FEM？
PWQ通常不是凭空开始的。在寻找工艺中心之前，工程师经常会使用FEM（Focus-Exposure Matrix，焦距-曝光矩阵），也有资料称FEA（Focus-Exposure Array，焦距-曝光阵列）。它的逻辑其实非常直观：把一片晶圆上的不同曝光区域设置成不同的Focus和Dose组合。例如，从左到右逐步提高曝光剂量，从上到下逐步改变Focus Offset（焦点偏移）。完成曝光、显影之后，一片晶圆上就同时获得了几十甚至更多组不同条件下的结果。这相当于一次性把二维的“工艺空间”铺到晶圆上。UCSB Nanofab公开的光刻校准资料就给出了典型FEM方法：Dose沿一个方向变化，Focus沿另一个方向变化；先进行较粗的矩阵实验，再通过显微镜或SEM（Scanning Electron Microscope，扫描电子显微镜）分析可接受区域，随后可以用更细的参数步进继续寻找稳定的工艺中心。这里有一个很容易被非专业人士忽略的细节：“最好看的Die”不一定是最好的量产条件。为什么？假设某个条件下CD正好等于目标值，看起来堪称完美，但它距离失效边界只有一步之遥；另一个条件虽然CD略有偏差，却位于合格区域中央，向高Dose、低Dose、正偏焦和负偏焦四个方向都留有余量。对于量产来说，后者往往更有价值。UCSB的FEM工艺说明也特别提醒，工艺中心应该位于可接受Process Window中间附近，而不能简单选择某个“最佳Die”，因为所谓最佳图形完全可能恰好靠近窗口边界。这其实揭示了半导体量产的一个核心哲学：制造追求的不是单点极致，而是对波动的容忍度。有了FEM确定的大致中心以后，PWQ便可以进一步扩大视野——不仅测少数CD测试结构，而是寻找整个芯片设计中那些真正限制窗口的Pattern。离焦条件下亚分辨率辅助图形可打印性变化，示意图源：Wikimedia Commons；作者：Guiding light；许可：CC BY-SA 4.0 / GFDL

03一片PWQ晶圆是怎么跑出来的？
一套典型PWQ思路，可以理解成四个连续动作：先找中心，再主动偏离；先大面积检查，再精准复查。首先，工程师会参考FEM、CD-SEM（Critical Dimension Scanning Electron Microscope，关键尺寸扫描电子显微镜）等结果估计光刻中心条件。随后利用光刻设备能够按Field（曝光场）或Shot（曝光单元）改变曝光参数的能力，制造Focus、Dose不同的调制区域。某些Die处于相对温和的条件，某些Die则被故意推向窗口边缘。接下来才是PWQ真正“开始说话”的阶段：对这些区域进行大面积Patterned Wafer Inspection（图形晶圆缺陷检测）。传统PWQ文献中常见的是高灵敏度Bright Field（明场）光学检测；研究也表明Dark Field（暗场）检测可以用于某些PWQ应用。检测系统会得到大量疑似缺陷坐标，再结合设计数据进行分组，把相同或相似设计位置出现的问题归入同一类。最后从各类缺陷中挑选代表点，通过SEM进一步Review（复查）。为什么不能发现一个缺陷就去SEM看一个？因为先进芯片的检测结果可能非常庞大，而SEM复查吞吐量远低于高速光学检测。所以PWQ真正聪明的地方，不只是“检测灵敏”，还在于利用空间重复性、设计上下文和工艺条件，把海量疑似缺陷压缩成少量真正值得看的Pattern族群。更进一步，较新的PWQ公开专利还提出了Offset Comparison（偏移条件比较）、Corner Comparison（窗口角点比较）等布局思路，不再局限于简单地把一个严重偏焦Die与中心Die硬比较，而是比较相邻调制条件，以减少巨大的图像差异对微小异常检测造成的干扰。因此，一张PWQ Wafer Map（PWQ晶圆图）表面上只是一堆坐标，背后实际上隐藏着三个维度的信息：它在哪里坏、它是什么结构、它在什么工艺条件下开始坏。当这三件事被同时连接起来，工程师才真正开始获得“工艺窗口”。
光刻扫描/步进曝光晶圆示意动画，图源：Wikimedia Commons；作者：Bdieseldorff；许可：CC0 1.0

04PWQ真正想抓的，不是灰尘，而是那些会“重复犯错”的图形
晶圆上出现缺陷，并不意味着它一定是设计或光刻窗口问题。颗粒、污染、局部胶缺陷等随机因素，也可能产生检测信号。而PWQ最有价值的目标之一，是寻找Systematic Pattern Defect（系统性图形缺陷）。什么叫系统性？举一个简化例子。某颗芯片中，同一种线端结构在很多Die的相同版图位置反复出现；中心Focus时没有问题，随着Defocus（离焦）增加，它开始稳定出现图形收缩甚至开路。这种“与设计位置高度相关、并且随工艺条件呈规律变化”的异常，就远比孤立随机颗粒更值得警惕。历史PWQ文献和KLA公开专利指出，这类系统性图形异常可能与设计本身的可制造性弱点、OPC（Optical Proximity Correction，光学邻近校正）质量以及SRAF（Sub-Resolution Assist Feature，亚分辨率辅助图形）实现等因素有关。这也是为什么先进光刻越来越依赖OPC。掩模上的图形并不一定长得像工程师最终希望在晶圆上得到的形状。受到衍射、光学邻近效应等影响，Mask（掩模）上的边缘可能需要提前“变形补偿”；甚至还会增加一些本身并不希望打印到晶圆上的SRAF，用来重新分配衍射信息、改善主图形的成像表现。问题是：计算出来的补偿方案毕竟需要面对真实设备、真实光刻胶、真实掩模和真实制造波动。于是PWQ成为了一个非常关键的“硅上考试”。OPC说：理论上我已经修好了。PWQ则问：当Focus和Dose开始漂移时，你还修得住吗？如果某种Pattern只在工艺中心附近正常，而稍微偏焦就桥连或断开，它便可能成为Process Window Limiting Structure（工艺窗口限制结构）。最终，一个芯片的Common Process Window（公共工艺窗口），可以理解为大量关键结构可接受窗口的重叠区域。所以最危险的，可能不是一亿个普通结构，而是其中几个特别“娇气”的角落。
经过OPC与辅助图形处理后的Photomask示意，图源：Wikimedia Commons；作者：LithoGuy；许可：CC BY-SA 3.0 / GFDL

05有了OPC、ORC和CD-SEM，为什么还需要PWQ？
很多人看到这里会产生一个问题：既然芯片在Tape-out（设计数据定版）之前已经做过大量计算验证，为什么还要专门制造PWQ晶圆？关键在于，几种工具回答的不是同一个问题。ORC（Optical Rule Checking，光学规则检查）通常建立在计算光刻和仿真基础上。设计经过OPC以后，可以通过模型计算Wafer Contour（晶圆图形轮廓），再寻找潜在的Pinch（收缩）、Bridge（桥连）、线端异常等Hotspot。它的最大优势是早。Mask还没有真正做出来，工程师就可以提前发现大量风险，因此修改成本远低于等到晶圆制造以后再返工。但仿真永远依赖模型。真实制造中还存在掩模误差、设备差异、光刻胶行为、局部工艺波动以及模型没有完全捕捉到的复杂效应。PWQ的价值恰恰在这里：把经过计算验证的设计真正打印到硅片上，并在多个工艺条件下进行全芯片级别的现实验证。2008年的一项SPIE研究直接比较了ORC与Wafer PWQ在OPC Hotspot识别中的作用，指出两者本质上具有互补关系：ORC能够在制造Mask之前预警风险，而PWQ是在实际晶圆打印后寻找限制工艺窗口的结构。CD-SEM又承担另一种角色。它的优势是高精度测量局部CD，但测量速度和采样量决定了它通常不适合把整颗超大规模芯片所有位置逐个测一遍。因此常见策略不是“二选一”，而是让不同工具发挥不同长处：仿真负责提前筛查，光学检测负责大面积发现异常，SEM负责高分辨率复核与定量。需要特别澄清的是，经典PWQ最擅长直接调制的是光刻曝光条件，尤其是Focus和Dose。公开专利明确指出，刻蚀、沉积、热处理、CMP等工序的变量通常不能像Focus和Dose那样在同一片晶圆的Reticle Shot级别直接改变，因此不能简单把经典PWQ等同于“所有半导体工序的万能窗口测试”。这条边界非常重要。真正专业的工艺分析，不只是知道一种方法能做什么，更要知道它不能直接证明什么。集成电路SEM图像，图源：Wikimedia Commons / ZeptoBars；作者：ZeptoBars；许可：CC BY 3.0

06到了EUV时代，PWQ面对的不只是“边界”，还有“概率”
如果说传统光刻工艺窗口更像一条清晰的海岸线，那么进入EUV（Extreme Ultraviolet，极紫外）时代以后，这条海岸线开始出现“雾”。原因之一，就是Stochastic Variation（随机涨落）。EUV光刻中，光子数量、吸收过程以及光刻胶内部后续化学反应都具有统计性。随着图形尺寸不断缩小，一些过去可以被宏观平均掉的随机涨落，开始直接表现为局部CD波动、Line Edge Roughness（线边缘粗糙度）甚至随机缺陷。2020年发表在SPIE旗下《Journal of Micro/Nanolithography, MEMS, and MOEMS》的一项研究指出，在激进缩放的单次曝光EUV图形化中，光子Shot Noise（散粒噪声）、吸收及后续化学反应的波动可能造成Stochastic Failure（随机失效），并直接影响电学良率；研究还指出，仅依靠传统的粗糙度或局部CD统计并不足以完整定义和改善工艺窗口，随机缺陷检测变得非常重要。这意味着一个极有意思的变化：过去我们容易把工艺窗口想象成——窗口里面：成功。窗口外面：失败。而在先进EUV条件下，更准确的理解逐渐变成——窗口不同位置，对应不同的失效概率。即使平均CD仍然“合格”，极低概率的Missing Via（通孔缺失）、Micro-Bridge（微桥连）等随机事件，在超大规模芯片海量图形数量的放大下，也可能转化为真实良率问题。因此，先进PWQ和Process Window Discovery（工艺窗口发现）的发展方向，也不再只是机械地增加几个Focus、Dose条件，而是越来越重视Design Context（设计上下文）、Defect Criticality（缺陷关键性）、统计方法，以及光学检测与电子束检测之间的协同。KLA近年的PWQ公开专利也提出新的调制布局和比较方法，以改善复杂条件下对Pattern Anomaly（图形异常）的识别。换句话说，未来工艺窗口的核心问题正在从：“哪一个参数组合还能印出来？”走向：“在这个参数组合下，十亿级、百亿级图形同时存在时，失效概率还能不能支撑量产？”这才是先进制程真正残酷的地方。EUV不同Pitch对应的Best Focus差异示意，图源：Wikimedia Commons；文件页面许可：CC BY-SA 4.0

07结语
如果只记住PWQ的一件事，可以记住这句话：PWQ不是证明工艺在最佳条件下有多漂亮，而是在证明工艺偏离最佳条件以后还能有多可靠。FEM告诉工程师Focus和Dose的大致可用范围；PWQ进一步把整颗芯片放进这个窗口中接受压力测试；光学检测帮助从海量图形里找到重复异常；SEM再去确认真正的失败模式；结果则可能继续反馈到OPC、RET（Resolution Enhancement Technique，分辨率增强技术）、掩模设计、曝光Recipe（工艺配方）以及后续工艺控制。最终，工程师真正寻找的并不是一个孤零零的“Best Focus”和“Best Dose”。他们寻找的是一块足够宽、足够稳、能够容纳现实制造波动，而且不会被几个隐藏Hotspot轻易击穿的安全区域。半导体制造最迷人的地方也恰恰在这里：做出一个晶体管，可以是一项技术突破；让数十亿个图形在成千上万片晶圆上持续、稳定、重复地做对，才是真正的制造。而PWQ，就是工程师用来寻找这条“量产安全边界”的重要工具之一。原创声明：本文综合公开资料梳理，转载需授权。参考资料：1. Cross, A., Sah, K., & Plihal, M.Process Window Qualification Modulation Layouts. U.S. Patent No. 12,235,224, February 25, 2025. KLA Corporation. 2. Saraswatula, J. C., Banerjee, S., & Kulkarni, A.Criticality Analysis Augmented Process Window Qualification Sampling. U.S. Patent No. 10,503,078, December 10, 2019. KLA-Tencor Corporation. 3. Poock, A., McGowan, S., Weisbuch, F., Schnasse, G., et al. “OPC hotspot identification challenges: ORC vs. PWQ on wafer.”Proceedings of SPIE, 2008. 4. Streller, U., Wendt, K., Wehner, A., Goeckeritz, J., et al. “Development and implementation of PWQ on patterned wafer darkfield inspection systems.”Proceedings of SPIE, Vol. 7272, 2009. 5. Kitamura, T., Hasebe, T., Kubota, K., Sakai, F., Nakazawa, S., Hoffman, M. J., Yamamoto, M., & Inoue, M. “A New Robust Process Window Qualification (PWQ) Technique to Perform Systematic Defect Characterization to Enlarge the Lithographic Process Window, using a Die-to-Database Verification Tool (NGR2100).”SPIE, 2008. 6. UCSB Nanofab. “Lithography Calibration - Analyzing a Focus-Exposure Matrix.”UCSB Nanofab Wiki. 7. Church, J., Meli, L., Guo, J., Burkhardt, M., Mack, C. A., De Silva, A., Petrillo, K. E., Breton, M. A., Bonam, R. K., Lallement, R., Miller, E. R., Austin, B., Matham, S., & Felix, N. M. “Fundamental characterization of stochastic variation for improved single-expose extreme ultraviolet patterning at aggressive pitch.”Journal of Micro/Nanolithography, MEMS, and MOEMS, 19(3), 034001, 2020.
喜欢就点个“在看”吧

PWQ（Process Window Qualification，工艺窗口验证）概念简介

评论 (0)

相关文章