转载来源：光头条全球首个2nm光互连，发布 http://mp.weixin.qq.com/s?__biz=MzYyMzA2MzA2Mg==&mid=2247485314&idx=1&sn=07fb6af960e05e0b94ee79f959f5a016&scene=45#wechat_redirect

Marvell全球首秀2nm光互连

AI数据中心加速迈向3.2T时代

AI数据中心正在遇到一个新问题：芯片越来越强，数据却不一定“跑得动”。

当GPU集群从几千颗扩展到几万甚至十万颗，XPU、CPU、加速器和内存之间需要交换海量数据。如果网络速度跟不上，再昂贵的AI芯片也可能因为等待数据而闲置。光互连因此成为AI算力继续扩张的关键基础设施。

2026年9月20日，Marvell宣布将在西班牙马拉加举行的ECOC 2026上展示多项业界首批2nm光互连技术，包括2nm 400G/lane PAM4、集成MACsec的800G ZR/ZR+、1.6T ZR、轻量级相干O波段方案，以及带宽达到102.4Tbps的CPO平台。

这意味着光通信DSP开始进入2nm时代，也为AI数据中心从1.6T向3.2T升级铺平道路。

一、为什么需要光互连

过去的数据中心更像一排排独立服务器，今天的AI数据中心则更像一台由成千上万颗芯片组成的超级计算机。

大模型训练时，GPU并不是各算各的，而是需要不断交换参数和计算结果。可以把GPU理解为工厂里的生产设备，数据就是原材料。如果运输通道太窄，设备再先进，也会因为等不到原材料而停工。

传统铜缆成本较低、使用方便，但随着单通道速率进入112G、224G甚至更高水平，铜互连面临传输距离缩短、信号损耗增加、功耗上升和散热困难等问题。光互连则具有距离更远、带宽更高和抗干扰能力更强等优势，正在从数据中心之间走进机房内部，甚至靠近交换芯片和AI加速器。

AI网络通常包括三个层次：Scale-up负责连接服务器内部或单个计算域中的GPU、XPU和内存；Scale-out负责把大量服务器和机架组成AI集群；Scale-across负责连接不同机房、园区乃至不同地区的数据中心。Marvell此次同时展示PAM4、相干光和CPO，正是为了覆盖这些不同距离的连接需求。

点击参与：“全光升级，算力落地——硅光代工与工业落地研讨会”

二、2nm到底是什么

所谓“2nm光互连”，并不是说光纤、激光器或整个光模块都采用2nm工艺制造，而是指光模块中的高速DSP等数字芯片开始采用2nm半导体工艺。

DSP可以理解为光模块的“信号翻译官”。发送数据时，它把交换芯片输出的电信号处理成适合光器件传输的高速信号；接收数据时，它又负责信号恢复、均衡、纠错和噪声补偿。

光模块速度越高，DSP需要处理的数据越多，算法也越复杂。更先进的2nm工艺可以集成更多晶体管，并为提高性能和降低每比特功耗创造条件。这对AI数据中心非常重要，因为数万只高速光模块叠加之后，每只模块节省几瓦功耗，都可能转化为可观的电力和散热成本。

不过，2nm并不意味着功耗一定直接减半。光模块的实际功耗还取决于DSP架构、激光器、驱动器、光芯片、封装和散热设计。Marvell目前公布的是技术演示，距离客户送样和大规模商用仍需要经过系统验证。

三、400G单通道来了

Marvell此次最受关注的项目，是业界首个2nm 400G/lane光PAM4演示。

PAM4是一种高速信号调制技术。传统二进制信号只有高、低两个电平，每次只能表达1比特信息；PAM4使用四个电平，每个符号可以承载2比特信息，因此能够在有限带宽内传输更多数据。

目前1.6T光模块主要向200G单通道演进。如果采用8条200G通道，总带宽就是1.6T；当单通道提高到400G，同样采用8条通道，理论总带宽就能达到3.2T。因此，400G/lane被视为下一代3.2T光模块的关键基础。

但通道速度翻倍并不容易。电平之间的间隔会变得更小，噪声、串扰、色散和封装损耗都会更加明显。这不仅考验DSP，也考验高速SerDes、激光器、调制器、TIA、硅光芯片和先进封装。

因此，Marvell的2nm 400G/lane演示并不只是一次“制程升级”，而是在验证3.2T光互连能否进入可接受的功耗、成本和可靠性区间。

四、相干光进入机房

除了短距离PAM4，Marvell还展示了集成MACsec的2nm 800G ZR/ZR+、1.6T ZR以及轻量级相干O波段方案。

普通PAM4光模块结构相对简单，适合数据中心内部的短距离连接；相干光技术可以同时利用光信号的幅度、相位和偏振信息，更适合较长距离和复杂链路。

过去，相干光通信主要应用于骨干网和城域网。随着AI训练跨越多个机房和园区，相干光开始进入数据中心互联市场。800G ZR和ZR+主要承担数据中心之间的高速传输，1.6T ZR则进一步提高单模块容量。

轻量级相干光填补的是短距PAM4与长距相干光之间的市场。它适当简化传统相干系统，在传输距离、功耗和成本之间取得平衡，主要面向机房之间和园区内部的中距离连接。

Marvell还把MACsec安全功能集成到800G ZR/ZR+方案中。MACsec可以在以太网链路层对数据进行加密和完整性保护，相当于给高速光链路增加一层硬件安全通道。这对金融、政务、医疗以及跨数据中心AI训练等场景尤其重要。

五、CPO靠近芯片

如果说3.2T光模块是现有可插拔方案的升级，那么CPO共封装光学就是一次架构变化。

传统交换机中，交换芯片位于主板中央，电信号需要经过芯片封装、PCB和连接器，才能到达设备面板上的光模块。速率越高，这段电气线路的损耗和功耗越大。

CPO的思路是把光学引擎直接放到交换芯片或AI加速器旁边，通过缩短高速电信号的传输距离来降低功耗，再用光纤把数据传向远处。可以简单理解为：过去是先用铜线把数据送到“光出口”，CPO则把“光出口”直接搬到芯片门口。

Marvell此次展示的CPO平台采用200G/lane硅光子技术，总带宽达到102.4Tbps，主要面向下一代交换芯片和多机架AI集群。(www.marvell.com)

不过，CPO短期内不会完全取代可插拔光模块。可插拔模块更换方便、供应链成熟，CPO则需要解决封装良率、激光器可靠性、散热和维修等问题。未来几年，更可能出现可插拔光模块、NPO近封装光学和CPO共存的格局。

六、竞争刚刚开始

Marvell的技术路线非常清晰：2023年推出5nm Nova DSP，面向200G/lane和1.6T光模块；2024年发布3nm Ara平台；2026年初推出2nm Libra相干DSP；此次又将2nm扩展到400G/lane PAM4、800G ZR/ZR+、1.6T ZR和轻量级相干光。

从5nm、3nm到2nm，说明光通信DSP正在像GPU和CPU一样追逐最先进工艺。Marvell也不再只是提供单颗DSP，而是逐渐形成覆盖短距离、园区互联、长距离传输和CPO的光互连平台。

对于国内光通信产业而言，这既是机会，也是压力。3.2T光模块将带动硅光芯片、激光器、驱动器、TIA、先进封装、光纤连接和散热材料等环节升级；但在高端PAM4 DSP、相干DSP和高速SerDes等领域，国内企业仍需加快追赶。

需要强调的是，Marvell此次展示并不代表2nm光互连已经全面量产。从技术演示到客户送样，再到系统验证和规模部署，还要经过成本、功耗、可靠性与行业标准等多重考验。

但产业方向已经明确：AI数据中心的竞争正在从“制造更多计算芯片”，走向“用更低功耗连接更多计算芯片”。当1.6T开始落地、3.2T走上前台，光互连正在从配套部件变成决定AI算力效率的核心基础设施。

Marvell的2nm光互连，正是这一轮带宽升级的重要信号。