AI需求爆发！CoWoS产能告急，联发科高管：先进封装产能是头等大事！（ top priority ）

AI芯片竞争，正在从GPU设计和先进制程，延伸到先进封装。

随着AI大模型持续扩张，GPU、ASIC与HBM需要通过先进封装实现高密度集成。晶圆制造、封装、基板、散热和良率，正在成为影响AI芯片交付的重要因素。

11月9日，DIGITIMES报道称，联发科先进封装副总经理Shang Hou表示，AI需求激增，已经让CoWoS从一项令人感兴趣的技术变成了令人头疼的问题。确保晶圆、封装和基板产能，成为联发科当前必须优先解决的任务。

Surging demand for advanced packaging driven by artificial intelligence (AI) has turned chip-on-wafer-on-substrate (CoWoS) from an "interesting" technology into a headache. making it an urgent priority for MediaTek to secure wafer, packaging, and substrate capacity.

与此同时，联发科迎来一位重量级技术高管：拥有37年半导体工程及先进封装经验的英特尔前高管Navid Shahriari正式加入，负责先进制程、良率平台、设计技术协同优化、先进测试与封装，以及质量与可靠性团队。

CoWoS产能、先进封装人才、AI ASIC业务，三个信号指向同一个趋势：联发科正在加强AI芯片的系统级制造能力。

01｜联发科：CoWoS成为头疼问题！

CoWoS是台积电开发的先进封装技术，全称Chip-on-Wafer-on-Substrate，即晶圆上芯片封装在基板上。

简单来说，它可以将GPU、ASIC和HBM等不同芯片整合在同一个封装系统中，通过高密度互连提升数据传输带宽。

为什么AI芯片离不开CoWoS？

GPU负责计算，HBM负责高速存储。随着AI芯片规模扩大，需要集成更多HBM，芯片之间的数据传输、封装面积、散热和制造良率都面临更高要求。

CoWoS能够实现计算芯片与HBM的高密度集成，但制造过程复杂，涉及硅中介层、微凸块、基板、封装和测试等多个环节。

GPU完成设计和晶圆制造，并不代表产品可以立即交付。先进封装产能不足，同样会影响最终出货。

值得注意的是，联发科高管此次谈到的不只是CoWoS，还包括晶圆、封装和基板三类产能。

02｜280亿美元！先进封装进入扩产周期

先进封装成为产业焦点，与AI芯片制造方式的变化直接相关。

传统芯片主要依靠制程微缩提升性能。随着先进制程成本不断上升，Chiplet、多芯片集成、2.5D和3D封装的重要性持续提高。

Chiplet可以理解为将不同功能的芯片拆分制造，再通过先进封装整合成一个完整系统。

根据路透社11月6日报道援引的Yole Group预测，2026年全球先进封装收入有望首次超过传统封装收入，相关资本支出预计接近280亿美元。

全球主要企业正在加快布局：

• 台积电：CoWoS、SoIC、CoPoS。

• 英特尔：EMIB、Foveros。

• 日月光：先进封装、系统级封装。

• 矽品：先进封装及CoWoS相关业务。

• 力成：存储器封装及先进封装。

• 应用材料、东京电子：先进封装设备。

先进封装已经成为半导体产业重要的资本投入方向，晶圆厂、封测厂、设备商和材料企业都在争夺市场机会。

03｜37年英特尔封装大将加盟！联发科补强核心能力

11月4日，联发科宣布，前英特尔高管Navid Shahriari将于11月9日正式加入公司，担任资深副总经理。

Navid Shahriari拥有超过37年的半导体设计工程及先进封装经验，曾参与英特尔先进封装、数据中心、产品工程、测试和制造等业务。

根据联发科披露的信息，他加入后将负责四大方向：先进制程与良率平台、设计技术协同优化（DTCO）、先进测试与封装、质量与可靠性。

其中，DTCO是设计技术协同优化，主要通过芯片设计与制造工艺协同，改善性能、功耗和面积。

联发科引进这位资深高管，重点是加强先进制程、封装、测试和量产之间的工程协同。

04｜2027年AI ASIC营收目标160亿美元！联发科加速转型

联发科布局先进封装，与其数据中心AI ASIC业务密切相关。

ASIC是专用集成电路，针对特定计算任务设计。Google TPU、AWS Trainium等都是典型的云端AI ASIC产品。

与通用GPU相比，ASIC可以根据客户需求定制计算架构，在性能、功耗和成本之间进行优化。

联发科此前披露，其数据中心AI ASIC业务2026年第四季度营收目标约25亿美元，2027年目标约160亿美元。

一颗高性能AI ASIC需要解决多个问题：

• 芯片架构与计算性能。

• 先进制程与晶圆制造。

• HBM高速存储器集成。

• CoWoS等先进封装。

• 高速互连与信号完整性。

• 散热、功耗和量产良率。

大型ASIC通常采用多芯片集成设计，封装技术直接影响芯片之间的数据传输效率、功耗和最终性能。

联发科引进先进封装人才，正是为了加强AI芯片从设计到量产的工程整合能力。

05｜CoWoS之外，四大先进封装路线竞争升级

全球半导体企业正在发展不同的先进封装技术。

1. CoWoS｜台积电。通过硅中介层实现GPU、ASIC与HBM之间的高密度互连，是当前高端AI芯片的重要封装方案。

2. EMIB｜英特尔。通过嵌入式硅桥连接不同芯片，减少对大型硅中介层的依赖，适合多芯片集成。

3. Foveros｜英特尔。采用3D堆叠方式，将不同芯片垂直集成，提高芯片集成密度。

4. CoPoS｜台积电。面向面板级封装，通过更大面积的面板承载芯片，探索提高生产效率、降低封装成本的路径。

此外，力成科技正在推进面板级先进封装布局，全球封测企业也在寻找CoWoS之外的技术和产能增长机会。

06｜基板、HBM、CPO！AI芯片瓶颈向产业链扩散

先进封装并不是台积电一家企业的事情，整个供应链都需要同步扩产。

ABF基板：大型AI芯片需要高层数、高密度线路基板，制造精度和良率要求更高。AMD、英伟达等企业对基板供应能力的关注持续增加。

HBM：通过多层DRAM垂直堆叠，实现更高存储带宽。HBM产能、堆叠工艺和封装能力共同影响AI加速器交付。

散热：GPU和ASIC功耗不断提高，液冷、热界面材料和先进散热结构的重要性持续提升。

CPO：共封装光学（Co-Packaged Optics）将光学器件与计算或交换芯片进行更紧密的封装集成，减少高速数据传输对传统电互连的依赖。

英伟达已经展示面向下一代AI基础设施的CPO技术布局。随着AI集群规模扩大，光互连也将成为先进封装的重要延伸方向。

07｜深科技观察：AI芯片大战，下半场拼系统级制造能力

联发科此次释放了两个重要信号：一是AI需求正在推高先进封装、晶圆和基板的供应压力；二是芯片设计企业开始加强封装工程、良率和制造协同能力。

AI芯片的竞争已经不只是GPU算力竞争。

• 先进制程决定晶体管性能。

• HBM决定数据供给能力。

• 先进封装决定多芯片集成效率。

• 高速互连决定系统通信能力。

• 散热决定芯片能否稳定运行。

对于联发科而言，2027年160亿美元AI ASIC营收目标是一项重要挑战。能否获得稳定的晶圆、CoWoS和基板供应，能否实现高性能芯片规模化量产，将直接影响这一目标的兑现。

对于台积电而言，CoWoS、SoIC和CoPoS将继续影响其在AI芯片供应链中的竞争地位。

对于英特尔、日月光、矽品、力成以及设备和材料企业，先进封装升级也带来了新的产业机会。

AI芯片可以设计出来，但能不能封装出来、稳定量产出来，正在成为决定产业竞争力的关键。

AI芯片大战，真正的硬仗已经从芯片设计延伸到整个制造体系。

来源：DIGITIMES、Reuters、Yole Group、联发科官方信息。

#CoWoS产能为什么紧张？ #联发科AI ASIC芯片布局如何？ #先进封装有哪些技术路线？ #CoWoS和CoPoS有什么区别？ #EMIB和Foveros有什么区别？ #HBM与先进封装有什么关系？ #CPO会成为AI芯片下一代技术吗？

重磅! ICCAD-E魏少军教授主旨报告主题定了!