转载来源：半导体封装 重磅！华为首次提出！“韬（τ）定律”最全解读，PPT来了！ http://mp.weixin.qq.com/s?__biz=MzkzNTkyOTc3NQ==&mid=2247494059&idx=1&sn=7e647d928da321ff9a2934f1b7d566d1&scene=45#wechat_redirect

半导体封测，半导体官方群！

你想知道的都在这里！

重磅！中国首次提出！华为发布半导体全新“韬（τ）定律”！

改写后摩尔时代产业演进逻辑

5月25日，在IEEE国际电路与系统顶级会议ISCAS 2026上，华为公司董事、半导体业务部总裁何庭波发表《半导体新路径探索与实践》主旨演讲，正式对外发布韬（τ）定律。

这是中国首次在全球半导体领域提出指导产业发展的全新核心原则，为摩尔定律逼近物理极限后的全球芯片产业，开辟出一条可持续的全新演进路线。

摩尔定律遇瓶颈，韬（τ）定律破局而来

半个多世纪以来，全球半导体产业依靠摩尔定律，以几何缩微（不断缩小晶体管尺寸）实现性能迭代。但如今，晶体管工艺缩微放缓、制造成本飙升、物理极限凸显，传统路径红利逐步消退，已难以匹配AI时代指数级暴涨的算力需求，成为全行业共同难题。

在此背景下，华为韬（τ）定律跳出传统空间缩微思路，以“时间（τ）缩微替代几何缩微，将产业演进核心从“缩小晶体管”转向“压缩信号时延”，通过逻辑折叠等创新技术，系统性降低芯片时间常数τ，提升晶体管密度与算力效率，为后摩尔时代提供全新解决方案。

什么是韬（τ）定律？四大层级构建全链路优化体系

韬（τ）定律并非单一技术创新，而是覆盖器件、电路、芯片、系统四大维度的多层级协同优化体系，核心目标是系统性压缩信号传播时延、提升硬件利用率，实现芯片性能、能效、密度同步升级：

1. 器件层面：优化晶体管、互连电阻与寄生电容，从物理底层降低器件级时间常数；

2. 电路层面：核心技术逻辑折叠（Logic Folding），打破传统平面布局限制，缩短信号走线，降低传输损耗，大幅提升晶体管密度与电路性能；

3. 芯片层面：推行软件-架构-芯片全栈软硬芯协同设计，精准调控指令与数据流，提升并行效率，缩短整体执行耗时；

4. 系统层面：自研灵衢总线，重构互联协议，实现统一内存编址，大幅降低跨设备通信时延。

=核心技术拆解：时间缩微+逻辑折叠，重构算力提升逻辑

简单来说，韬（τ）定律的本质，是把芯片性能提升从空间维度（堆更小的晶体管），转向时间维度（让信号跑得更快、硬件利用率更高）**，两大核心技术通俗解读如下：

一、时间缩微（τ?scaling）：压缩三大时延，让计算更快

时间常数τ≈传播路径长度×单级延迟×同步等待开销，时间缩微就是针对性优化三项核心瓶颈：

1. 缩短信号路径：依靠3D堆叠、Chiplet、近存计算、片上网络优化，减少远距离走线，解决先进工艺下线延迟远超门延迟的核心痛点；

2. 降低单级延迟：升级GAAFET等新型器件，优化电压阈值与标准单元，缩短单次计算耗时；

3. 减少无效等待：采用数据流架构、异步电路、流水线优化，消除同步空转，最大化硬件运行效率。

二、逻辑折叠：用时间复用替代空间堆砌，硬件效率翻倍

一句话概括：传统靠堆更多晶体管并行运算，逻辑折叠靠复用少量硬件，分时段完成大量运算。

- 传统模式：100次运算=100个硬件同时运行，靠增加面积换算力；

- 逻辑折叠：100次运算=10个硬件分时复用，靠时间复用压缩物理面积。

其工程落地依靠四大手段：时间复用算子、重构脉动阵列等计算结构、数据流驱动执行、存算一体融合、动态可重构硬件，尤其适配AI、DSP等算力密集型场景，功耗可控、带宽压力更低。

技术落地成果丰硕，未来路线清晰可期

韬（τ）定律已经过六年实战验证：截至目前，华为依托该理论已**设计并量产381款芯片**，覆盖消费电子、工业、汽车等千行百业。

- 短期：2026年秋季发布的麒麟手机芯片，将率先完整搭载逻辑折叠技术，实现性能跨越式提升；

- 中长期：预计2031年，基于韬（τ）定律的高端芯片，晶体管密度可对标1.4nm先进制程水平。

核心难点与底层逻辑

这套全新范式也面临调度算法复杂、频率功耗矛盾、存储带宽瓶颈、设计验证难度提升等工程挑战，对编译器、架构设计、软硬件协同提出极高要求。

但其本质是从“晶体管中心主义”转向“时延中心主义”：过去算力靠晶体管数量堆砌，未来算力靠有效时间利用率驱动，在物理缩微走到尽头时，依靠系统效率重构实现持续迭代。

开放共赢，共筑全球半导体新未来

何庭波在演讲中表示，半导体产业的演进没有单一企业可以独立完成，韬（τ）定律是面向全球的开放路径。华为期待联合全球科研人员、产业伙伴，依托时间缩微与逻辑折叠的全新范式，共同突破后摩尔时代技术桎梏，推动全球半导体与电子产业持续向前发展。

韬（τ）定律的发布，不仅是中国在全球半导体理论层面的重大突破，更为全球芯片产业开辟了一条摆脱工艺内卷、依靠系统创新实现迭代的全新道路，对国产芯片突围、全球算力产业革新均具备里程碑意义。

华为 “韬（τ）定律”7 问 7 答

Q1：华为 “韬（τ）定律” 是在什么场合正式发布的？

A1：5 月 25 日，在 IEEE 国际电路与系统研讨会 ISCAS 2026 上，华为董事、半导体业务部总裁何庭波，在《半导体新路径探索与实践》主旨演讲中正式发布，这也是中国首次在全球半导体领域提出产业发展新原则。

Q2：提出韬（τ）定律的核心背景是什么？

A2：主导行业半个多世纪的摩尔定律遭遇瓶颈，晶体管几何尺寸缩微放缓、成本红利消退，难以满足 AI 时代指数级增长的算力需求，韬定律正是为破解后摩尔时代行业困境而生。

Q3：韬（τ）定律的核心定义是什么？

A3：以时间（τ）缩微替代几何缩微作为半导体演进新原则，核心是系统性降低时间常数 τ，通过逻辑折叠等技术压缩信号传播时延，提升晶体管密度，实现芯片持续迭代。

Q4：韬（τ）定律包含哪四大层级技术路径？

A4：1. 器件层：优化晶体管与互连结构，降低底层时延；2. 电路层：逻辑折叠技术，缩短信号路径；3. 芯片层：软硬芯全栈协同设计，提升执行效率；4. 系统层：灵衢总线重构互联协议，降低通信时延。

Q5：如何通俗理解 “时间缩微” 与 “逻辑折叠”？

A5：时间缩微：不再缩小晶体管，而是让信号跑得更快、减少等待耗时；逻辑折叠：不用堆砌大量晶体管，让少量硬件分时复用完成运算，用时间换算力密度。

Q6：韬（τ）定律已有哪些落地成果与未来规划？

A6：落地成果：过去六年基于该定律量产 381 款芯片，覆盖多行业；未来规划：2026 年秋季麒麟芯片搭载逻辑折叠技术，2031 年高端芯片晶体管密度对标 1.4nm 制程。

Q7：韬（τ）定律相比传统摩尔定律，最大的范式转变是什么？

A7：从晶体管中心主义转向时延中心主义，传统靠缩小晶体管、增加数量提升性能，新范式靠提升硬件时间利用率、优化系统效率突破物理极限，是后摩尔时代的全新技术路线。