国产芯片迎来大事件,“韬定律”首次落地国产旗舰芯片!
9月7日,华为隆重举行“HarmonyOS 7|HUAWEI Mate XT 2及全场景新品发布会”,全新展翼三折叠旗舰 HUAWEI Mate XT 2非凡大师成为发布会焦点。Mate XT 2非凡大师继续彰显华为在折叠屏手机领域的深厚积淀,同时还搭载了全新麒麟9050 Pro芯片。
华为时隔六年推出的麒麟9050 Pro芯片,成为全球首款采用“韬定律”的高性能芯片,单核峰值性能提升24%。逻辑折叠方案让麒麟9050 Pro芯片性能显著提升,这不再单独依赖于芯片制程的提升。
2026年5月,华为公司董事、半导体业务部总裁何庭波首次发表了韬(τ)定律论文,7月补充了大量工程细节及技术实现路径,9月则披露了实测数据来回应散热质疑。
在韬定律的影响下,国产芯片可以不再单独依靠先进制程来提升性能,整个产业链迎来发展机遇。
关注【光大快评】,紧跟财经热点!
1、时隔六年华为再次推出旗舰芯片,让韬定律落地到产品端
9月以来,多家科技巨头密集推出秋季消费电子新品,这让消费电子爱好者大呼过瘾。在众多厂商中,华为秋季芯片发布会极受关注。
9月7日,华为举行“HarmonyOS 7|HUAWEI Mate XT 2及全场景新品发布会”,其中Mate XT 2为三折叠屏手机。
早在2024年9月,华为正式发布全球首款量产的三折叠屏手机,整体采用了“内折+外折+双铰链”的设计,屏幕尺寸达到10.2英寸。2025年9月,华为发布全球第二款量产的三折叠屏手机Mate XTs,预装HarmonyOS 5.1系统,并明确搭载麒麟9020芯片。
本次发布会华为再次推出三折叠屏手机Mate XT 2,该款手机采用了全新展翼形态,铰链及屏幕工艺升级。散热架构继续优化,并采用了高导热石墨烯材料。Mate XT 2配有32根分布式天线,实现了多通信系统智能协同。独立安全芯片加上移动安全处理器,提升产品安全性。
Mate XT 2还搭载了全新的高性能旗舰芯片麒麟9050 Pro芯片,该款芯片落地了“韬定律”,采用了逻辑折叠技术。华为上一次发布旗舰芯片的时间,还要追溯至2020年,当年华为推出了搭载旗舰芯片的Mate 40手机。
麒麟9050 Pro集成了三大计算单元,包括灵犀CPU、马良GPU和达芬奇架构NPU。灵犀CPU采用了9核架构,支持超线程技术,单核峰值性能显著提升24%,多核并发性能大幅提升52%。马良GPU的计算单元与缓存规模翻倍,实时渲染能力提升。达芬奇架构NPU提升了端侧算力芯片性能,支持行业首个端侧MoE全模态大模型,总参数达到30B。
在麒麟9050 Pro芯片的加持下,Mate XT 2性能较上代产品提升42%。麒麟9050 Pro芯片最重要的技术突破来自逻辑折叠技术,芯片内部增加了垂直互联通道,这就如同在芯片内部“加装电梯”,电路信号传输效率显著提升。
当前麒麟9050 Pro芯片在引入逻辑折叠技术方面较为保守,混合键合间距为1.5微米,折叠电路仅包括关键路径。展望未来,混合键合间距接近顶层金属布线尺寸(约为0.72微米)时,才会充分释放技术潜力。
麒麟2027已经完成流片,麒麟2028、2029处于流片前阶段,未来三代产品都将采用逻辑折叠技术,混合键合间距将缩小。这将让麒麟芯片主频从9050 Pro的3.1GHz,大幅提升至麒麟2029的4GHz。
2、逻辑折叠降低先进制程依赖,国产芯片迎来发展机遇
回顾华为逻辑折叠技术,这还要从今年5月何庭波的重磅论文说起。
5月25日,华为公司董事、半导体业务部总裁何庭波发表题为“半导体新路径探索与实践”的主旨演讲,正式提出了指导半导体行业发展新原则韬(τ)定律。作为华为半导体业务的掌舵人,何庭波在过去的22年中带领华为半导体团队杀出重围,在全球半导体产业链占据重要的地位。
为了应对器件微缩及供应链受限的难题,何庭波带领团队寻找到芯片发展新方法,在过去6年重新设计了众多产品。这个新方法,就是韬(τ)定律。
在过去60年左右的发展历程中,全球半导体产业链遵循摩尔定律,芯片上的晶体管数量每两年翻一倍,这将极大提升芯片性能。然而随着半导体进入到2nm时代,物理空间上的“几何微缩”已经逼近极限,未来半导体行业如何演进已经困扰众多从业人员。
在此背景下,华为何庭波提出韬定律,就是将几何微缩向“时间微缩”进化。在物理学中,韬(τ)经常表示时间常数,在电路设计中意味着信号传播需要的时间。华为通过逻辑折叠等创新技术,可以显著压缩韬(τ),进而提升芯片性能。
那么何为“逻辑折叠”?在传统的芯片二维布局中,逻辑单元、功能模块距离随着制程的提升而逐渐变远,这导致信号传递效率下降。如果将二维芯片设计“折叠”起来,这就可以减少信号传输路径,带来性能的显著提升。
依靠韬定律,华为已经在器件、电路、芯片、系统等层面优化产品。器件方面,华为可以最大限度缩小器件级时间常数。
电路方面,逻辑折叠可以减少走线长度,进而提升晶体管密度。
芯片层面,华为通过“软件、架构、芯片”的全栈软硬芯协同设计,大幅降低芯片端到端执行时间。
系统方面,可以重构计算系统互联协议,降低系统时间延迟。
何庭波预计,2031年基于韬定律打造的高端芯片晶体管密度,有望达到1.4nm制程芯片的同等水平。
今年7月,何庭波发布《面向多层级电子系统的时间缩微理论》论文,业内称之为韬定律V2版本。
与5月V1版本相比,韬定律V2版本论文详细介绍了大量的工程落地细节,以及产品发展路线。
9月4日,何庭波发布论文《Huawei's τ Chip Was Supposed to Melt?》,直接公布麒麟2026芯片CPU、GPU、NPU三大计算单元的实测数据,有力回应了“高密度等同高发热”的质疑。
随着麒麟9050 Pro芯片落地韬定律,未来国产芯片将迎来重要发展机遇。
(本文首发于2026年9月8日)
李泉
投资顾问执业编号:S0930622070004
基金从业编号:A20211203001155
免责声明:本文只是根据公开信息进行内容创作,并不能保证准确性、及时性,也不构成投资建议;投资有风险,入市需谨慎。
股票
板块
用户
资讯
评论 (0)