转载来源：半导体封装 刚刚，台积电下单！全球最贵光刻机！ http://mp.weixin.qq.com/s?__biz=MzkzNTkyOTc3NQ==&mid=2247496591&idx=1&sn=28260ae2abd5110d72d10875803fba5d&scene=45#wechat_redirect

1

半导体封测，半导体官方群！

一直被抄袭，从未被超越！

《台积电传》持续连载中

《台积电传 01》 — 序言：台积电从何而来？

《台积电传 02》 — 张忠谋到底是怎样想出“晶圆代工”这件事的？

《台积电传 03》｜台积电凭什么活下来？——没有自己的芯片，它靠什么赚钱？

《台积电传 04》｜台积电为什么能把制程做到世界第一？——从1.5微米到5纳米：一场持续30多年的“技术军备竞赛”

《台积电传》05｜为什么苹果、英伟达都离不开台积电？——一座晶圆厂，如何变成全球芯片公司的“共同底座”？

《台积电传》06｜台积电为什么敢把工厂建到美国？——从“商业选择”到“国家战略”：一家晶圆厂，为什么突然成为世界争夺的对象？

ASML联手台积电押注12英寸光掩模：High-NA EUV进入量产倒计时

9月7日，在美国加州蒙特雷举行的SPIE BACUS年会前夕，ASML与台积电宣布启动一项全行业合作计划，推动半导体光掩模从目前主流的6英寸规格向12英寸规格升级，并计划在2031年前建成12英寸光掩模试验生产线，为2033年前将其应用于High-NA EUV先进制程量产铺路。

这项看似只是“光掩模尺寸变大”的技术变化，背后却关系到AI芯片、2nm及以下先进制程未来的制造成本和生产效率。随着英伟达、AMD、苹果等企业对先进芯片的需求持续增长，High-NA EUV正在成为下一代半导体制造的重要技术，而12英寸光掩模则可能进一步释放这项技术的产能潜力。

01 ASML押注High-NA EUV，三星、台积电、英特尔全部入场

ASML是全球唯一能够制造EUV光刻机的企业，而EUV光刻技术已经成为先进芯片制造的核心设备。

相比目前主流的Low-NA EUV，High-NA EUV拥有更高的数值孔径，可以帮助晶圆厂制造更加精细的电路图案，从而进一步提高晶体管密度。

High-NA EUV设备价格极其昂贵，单台价值最高可达到约4亿美元，但三星、台积电和英特尔已经开始围绕这项技术进行布局。

三星计划从2028年开始使用High-NA EUV生产内存芯片，台积电计划从2030年开始在先进节点量产中导入High-NA EUV，而英特尔已经接收相关设备并推进工艺开发。

对于ASML而言，这意味着High-NA EUV正在从“下一代光刻技术”真正进入先进晶圆厂量产竞争。

02 6英寸光掩模遇到瓶颈，12英寸成为新方向

光掩模可以简单理解为芯片电路图案的“模板”，光刻机利用它把复杂的电路图案投射到硅晶圆上。过去几十年，6英寸光掩模一直是先进光刻的重要标准，但随着芯片结构越来越复杂，传统尺寸开始限制High-NA EUV的进一步发挥。

如果继续使用6英寸光掩模，部分先进芯片制造需要采用更加复杂的多重曝光、拼接以及设计方案，这会增加工艺步骤、设备占用时间和制造成本。

因此，ASML、台积电、三星、英特尔以及相关产业链企业正在推动12英寸光掩模技术。更大的光掩模有望减少部分拼接限制，简化设计流程，并提高High-NA EUV光刻设备的整体生产效率。

ASML首席技术官Marco Pieters表示，12英寸光掩模技术有望将High-NA设备的产能提高约40%，这也是此次产业合作最受关注的原因之一。

03 台积电态度转变：2030年开始采用High-NA EUV

台积电过去对于High-NA EUV的导入相对谨慎，核心原因在于设备价格过高，而生产效率提升是否能够抵消设备成本仍需要验证。

但AI正在改变先进芯片制造的经济逻辑。

如今AI加速器需要集成越来越多的晶体管，同时对性能、功耗和芯片面积提出更高要求。随着先进制程从3nm继续向2nm甚至更先进节点推进，芯片制造复杂度不断提升，晶圆厂不仅需要更先进的光刻技术，也需要更高的生产效率。

因此，台积电现在计划从2030年开始在先进节点大规模生产中采用High-NA EUV。随着技术节点继续演进，台积电预计需要使用High-NA EUV的关键层数也会增加，尤其是AI应用越来越复杂的晶体管架构，将进一步推动High-NA EUV的应用。

04 2031年建测试线，2033年冲击12英寸量产

此次合作最重要的时间表已经明确：ASML与台积电及产业链合作伙伴计划在2031年前建立12英寸光掩模试验生产线，并争取在2033年前将12英寸光掩模技术应用于High-NA EUV先进节点量产。

需要注意的是，High-NA EUV并不会马上全面转向12英寸光掩模，而是会经历一个渐进过程。第一阶段仍然使用现有6英寸光掩模，让晶圆厂逐步掌握High-NA EUV量产技术；第二阶段则推动12英寸光掩模成熟，通过更大的掩模尺寸进一步提升设备效率并降低制造成本。

ASML首席执行官Christophe Fouquet表示，随着芯片尺寸不断缩小，High-NA EUV的应用会逐步增加，并从现有6英寸光掩模进一步发展到12英寸光掩模。

这意味着未来先进光刻的竞争，不仅是光刻机本身的竞争，也将延伸到光掩模、材料、检测、设计软件以及整个制造生态。

05 AI芯片越来越复杂，半导体制造也必须“换挡”

从更大的产业趋势来看，ASML和台积电推动12英寸光掩模，本质上是在为AI时代的先进芯片制造寻找新的效率突破口。

过去半导体行业主要依靠不断缩小晶体管尺寸提升芯片性能，但进入AI时代后，芯片架构已经越来越复杂，先进封装、Chiplet、HBM、3D堆叠等技术不断出现。与此同时，AI数据中心对GPU、CPU、ASIC以及高带宽内存的需求快速增长，先进芯片制造成本也随之上升。

因此，High-NA EUV的价值已经不只是“把晶体管做得更小”，而是要在先进制程中同时解决性能、良率和成本问题。如果12英寸光掩模能够按照规划在2030年代初实现量产，它有望进一步提高High-NA EUV设备利用率，减少复杂曝光流程，并降低先进芯片制造成本。

从6英寸到12英寸，看似只是光掩模尺寸发生变化，背后却是一场围绕AI算力、先进制程和制造效率展开的产业升级。ASML、台积电、三星和英特尔正在共同推动这场变化，而2031年的测试线和2033年的量产，将成为检验这项技术能否真正改变先进芯片制造的重要节点。

半导体封测，半导体官方媒体！

半导体封测（www.fengce.com.cn）半导体封装（专业媒体）

半导体封装是聚焦半导体后道封测全产业链的垂直专业媒体，深耕先进封装与传统封装领域，是连接产业端与技术端的权威信息枢纽。媒体聚焦2.5D/3D IC、Chiplet、FOPLP、晶圆级封装等前沿技术，覆盖封装工艺、设备材料、测试方案、可靠性标准及产业政策，兼顾技术干货与市场动态。核心读者涵盖封测厂、IC 设计公司、IDM、设备材料商、科研院所及终端应用企业的技术与管理人才。媒体以深度原创、行业专访、技术白皮书、产业峰会等形式，传递全球封测趋势与国产替代进展，助力产业协同与技术创新，是后摩尔时代先进封装领域的核心信息门户与交流平台。