技术分论坛精彩回顾丨AI赋能EDA生态，共建领先的国产数字全流程EDA解决方案

近日，概伦电子及生态伙伴2026技术研讨会在上海浦东嘉里大酒店顺利举办。本次大会通过高峰论坛和三场技术分论坛，展示了概伦电子的技术创新成果与产品应用实践。

其中，技术分论坛三以“生态协同，EDA for AI”为主题，围绕高性能算力芯片与AI应用需求，汇聚概伦电子及产业伙伴，分享领先的数字全流程EDA解决方案。论坛涵盖单元库、仿真验证、综合与布局布线、可测性设计及异构集成等关键环节，以技术交流和工程实践，探索国产高性能芯片设计自主生态路径。随着AI芯片对性能、能效和开发效率提出更高要求，单点工具能力需要与全流程协作结合，共同支撑复杂芯片的研发与交付。

余备博士 概伦电子首席科学家

开场环节，概伦电子首席科学家余备教授从高性能AI芯片开发的实际需求出发，阐释跨层协同的重要性。他指出，芯片需要在功耗与成本约束下实现性能目标，架构、设计、验证、测试与封装等环节应共同协作，将各层级的技术进步转化为系统应用的实际收益。余备教授结合可信模型、分层验证、PPA优化与三维集成等方向，串联起论坛主线。面对持续增长的算力需求，硬件、软件与算法需要共同创新，EDA生态则需要加强工具、模型与工程反馈的衔接，为高性能芯片开发提供系统支撑。

黄忆华 天数智芯资深工程师

天数智芯资深工程师黄忆华带来《先进工艺标准单元库特征化实践》主题报告，分享与概伦电子联合开展的单元库建设实践。针对高效能芯片的多电压工作、特殊工艺角与定删除的内容:性制单元需求，团队围绕NanoCell、NanoLV与NanoSpice建立特征化、精度验证与质量检查流程，为芯片设计提供可信的基础模型。报告强调，标准单元库是工艺与设计之间的重要连接，其质量直接关系到后续实现与签核判断。报告结合2000余套库的验证实践，介绍差异点复核、统计模型验证与签核余量探索，体现了设计企业与EDA厂商共同解决工程问题的价值。通过将客户需求与工具能力紧密结合，双方为高质量库交付及签核策略优化积累了实践经验。

郭尚坤 概伦电子主任研发工程师

概伦电子主任研发工程师郭尚坤发表《数字电路仿真和AI驱动的验证解决方案》演讲，介绍VeriSim仿真引擎与VeriVise智能验证平台。方案以高性能数字仿真为基础，整合设计、波形、日志与覆盖率等数据，支持复杂设计的调试与验证分析。在此基础上，AI智能体可辅助错误定位、仿真性能分析和测试激励生成，利用回归结果推动验证迭代。报告结合客户实际验证案例，展示复用客户已有验证资产、发现测试遗漏与错误的应用成果，为提高复杂芯片验证效率提供了新的技术路径。

杨一峰 启芯领航资深产品经理

启芯领航资深产品经理杨一峰带来《助力AI异构智算大芯片：Mosim+MimicPro3软硬件协同实现敏捷开发验证》演讲，聚焦AI大芯片规模增长、多芯粒互联及软硬件强耦合带来的验证挑战，介绍新一代MimicPro3硬件验证系统及其大规模设计验证能力。报告重点展示启芯领航MimicPro3与芯芒科技Mosim虚拟仿真平台的协同方案，通过软件侧多种模型与硬件验证的灵活组合，满足芯片各开发阶段的验证需求。团队可根据项目开发各阶段选择合适的平台，在精度、效率和资源投入之间取得平衡。围绕RISC-V+NPU等组合场景，方案连接快速功能调通、算子高效调优与全系统性能验证，使架构探索、软件开发和硬件验证更紧密地结合。

冯春阳 鸿芯微纳副总裁

鸿芯微纳研发副总裁冯春阳博士以《智能体赋能全链路PPA收敛：鸿芯微纳数字EDA的设计迭代实践》为题，介绍RocSyn?逻辑综合与Fantaisie?布局布线平台。针对综合与后端实现关联紧密、参数空间庞大、人工试错周期长等问题，报告分享了自主数字实现工具与智能优化相结合的实践。在自研工具基础上，GIGADAS?智能探索层结合贝叶斯优化与智能体，自动组织配置探索、任务调度和PPA评估，并利用历史经验指导迭代。报告展示的案例在减少探索任务的同时改善了功耗与时序表现，为先进工艺下缩短设计周期、释放工具链的优化潜力提供了工程参考。

赵瑜斌 玖熠科技战略部经理

玖熠科技战略部经理赵瑜斌在《Agentic DFT驱动新一代芯片与系统可靠性》演讲中，介绍SPLD可测性设计工具链与DFT人工智能平台。围绕大型数字芯片的测试质量、成本与可靠性，报告分享扫描设计、测试生成、内建自测试及故障诊断等能力，将设计端的可测性保障与制造测试、良率提升相衔接。在智能化方向，玖熠科技展示流程编排、问题诊断与修复验证等应用，由智能体调度专业工具与算法，辅助工程师完成复杂测试任务。工程师则聚焦测试架构、结果判断与关键决策，使专业经验与自动化执行相互配合。同时，通过知识库与案例复用，将分散的工程经验转化为可积累、可复用的团队资产，为芯片测试流程自动化与可靠交付提供支持。

陈静 概伦电子总监

概伦电子仿真与验证解决方案总监陈静带来《时序敏感关键路径的高精度时序仿真分析》演讲，围绕高速接口、CPU/GPU及AI芯片的时序收敛需求，介绍静态时序分析与晶体管级仿真协同的方法。在全芯片分析基础上，对关键路径进行精细复核，为设计优化和合理设置时序余量提供依据。报告展示概伦电子PathInspector与NanoSpice Pro X协同的高精度仿真方案，结合关键路径提取与电路分析，评估寄生耦合、负载及供电等因素的影响。通过大规模时钟网络案例，报告呈现了高精度仿真在复杂时序验证中的应用价值，为高性能芯片的时序收敛提供补充支撑。

张建华 概伦电子总监

概伦电子设计平台总监张建华以《面向异构集成的跨域协同设计方案与工程实践》为题，分享了面向AI/HPC应用的芯片、先进封装与PCB跨域协同设计思路。围绕高速互连与供电需求，报告介绍了以先进封装为核心的设计与分析方案，以统一数据底座为支撑，共享接口定义、设计约束、分析模型及版本信息，衔接各环节的设计与分析工作。相关团队共同确认设计变更的修改范围，并结合分析结果开展联合复验，推动互连、供电和物理实现满足统一的系统要求。并且，展示Packaging Agent辅助封装供电优化的实践，由智能体组织分析、调用工具执行修改并开展结果复验，工程负责人确认关键修改与最终结果。在该案例中，与人工优化方案相比，Agent方案的最终压降率降低约58%，任务执行效率达到人工方式的30倍。以具体工程任务为切入点，该方案探索将自主设计工具、专业分析能力与智能体的结合，为逐步形成可复用的跨域协同流程提供了实践参考。

概伦电子及生态伙伴2026技术研讨会分论坛现场

本次分论坛围绕“生态协同，EDA for AI”，展示了概伦电子与生态伙伴在数字芯片设计关键环节的技术能力和协作成果。各场报告从基础模型、验证与实现，延伸至测试、时序分析和异构集成，呈现了国产数字全流程EDA服务高性能芯片开发的实践路径。未来，概伦电子将携手生态伙伴，深化工具衔接与应用验证，以自主技术和智能化创新，助力国产高性能芯片设计生态建设。